Digital filtering for communication signals using FPGA technology

Abstract

Günlük ihtiyaçlarda kullanılan cihazlardan, yüksek teknoloji araştırmalarına kadar geniş bir yelpazede kullanılan sayısal sistemlerin temel elemanı entegre devrelerdir. Değişik amaçlar için kullanılan ve farklı tipleri bulunan bu entegre devrelerin, bilinen birden fazla tasarım ve üretim teknolojileri vardır._x000B_FPGA sayısal tasarımda entegre devrelerin üretimi için farklı bir yol sunan yeni bir teknolojidir. Dünyada FPGA üreten bir kaç şirket bulunmaktadır ve bu FPGA'ların ortak noktası belirli yazılım standartlarına sahip Verilog ve VHDL olarak bilinen donanım tabanlı komut dilleridir. Bu tezde sayısal sinyallerin VHDL kullanılarak oluşturulan entegre devre ile süzülmesi anlatılmaktadır._x000B_VHDL kullanılarak sayısal süzme için tasarlanan entegre kısmına ilaveten verilerin iletiminde rol oynayan ardışık alıcı, ardışık gönderici, erteleme gibi işlemlere yarayan çevresel modüller de VHDL kullanılarak oluşturulmuş ve algoritmaları anlatılmıştır._x000B_Haberleşme sayısal işaretlerinin FPGA içinde süzülmesi için seri haberleşme modülleri aracılığıyla veri gönderilmiş ve alınmıştır. Süzme için belirli örnekleme frekansına ve bit genişliğine sahip ses dosyaları kullanılmıştır._x000B_Ayrıca tasarımda kullanılan VHDL komutlarının mantık haritaları, sayısal süzgeç tasarımı, modül instantiation, değişik süzme mimarilerinin birbirinden farkları ve tasarım boyunda izlenen yol, açıklamalarla birlikte sonuçlar kıyaslanarak yorumlanmıştır. Base element of digital systems which are used in a very wide area between daily life and or hi-tech research applications is ICs (Integrated Circuits). There are several technologies for designing and producing these IC?s which are used for several applications._x000B_FPGA (Field Programmable Gate Array) is a new technology which provides a different new way to develop these integrated circuits. It is produced by a few companies around the world and common property of these FPGA?s is they can be configured by the hardware descriptive languages Verilog and VHDL (Verilog Hardware Descriptive Language) which have base standards. Filtering of digital signals on implemented hardware using these languages is explained in this thesis._x000B_Together with explanation of developed filter which is created by VHDL command lines, algorithm of serial communication modules which are needed for data communication in the project like transmitter, receiver and delayer are also explained in this thesis._x000B_To test the constructed modules in FPGA digital data is transmitted and received through serial port of FPGA. Audio files which have specific sampling frequency and bit depth are used for testing filtering characteristics._x000B_In addition, subjects like algorithm of VHDL modules, digital filter construction, module instantiation, differences of filter architectures and design process are explained and results are compared. Also several software are used in the design process and it is explained how to use them in this thesis.